「SI解析では問題なし」
そう判断して基板を納品。
ところが実機評価でNG。
私自身、これを一度やっています。
シミュレーションでは pin波形でマージンOK。
オーバーシュートも規格内。
タイミングも成立。
しかし実機では、受信側でエラーが発生。
原因は単純でした。
観測点が違った。
pinで見ていた。
でも実際に信号を判断しているのは、IC内部の“die”だった。
この記事では、
「SI解析ではpinとdie、どちらで判断すべきか？」
その答えを、実務目線で整理します。
まず整理：信号はどこを通っているのか
信号経路はこうなっています。
Driver die
↓
パッケージ（ボンドワイヤ / バンプ）
↓
Pin
↓
基板配線
↓
Pin
↓
パッケージ
↓
Receiver die
重要なのはここです。
ロジック判定をしているのは、Receiver die。
pinではありません。
なぜpinでOKでもNGになるのか？
理由はシンプルです。
1）パッケージ寄生成分の影響
pinとdieの間には、
- パッケージインダクタンス（Lpkg）
- 抵抗（Rpkg）
- 容量（Cpkg）
- ボンドワイヤのインダクタンス
- フリップチップのバンプ寄生
が存在します。
高速信号では、この数nHが致命的になります。
典型例
- pin波形：リンギング軽微、VIH超えている
- die波形：アンダーシュート増大、クロスポイント遅延
つまり、
pinは綺麗でも、dieでは崩れている
ということが普通に起きます。
2）しきい値判定はdie内部
受信判定に使われるのは、
- 入力バッファ
- オンダイ終端（ODT）
- ESDクランプ
すべてdie側です。
pin電圧が規格内でも、
- die到達時の振幅不足
- 立ち上がり遅延
- SSNによるグランドバウンス
が起きれば、タイミングは崩れます。
3）IBISモデルの“pin”はどこか？
ツールによっては、
- Pin = パッケージ外部端子
- Die = バッファ直前
と定義されています。
つまり、
pinで評価する＝パッケージを無視している
場合がある。
ここが最大の落とし穴です。
では、どっちで判断すべきか？
結論を曖昧にしません。
✔ タイミング評価 → dieで見る
setup/hold、クロスポイント、マージン。
これは必ずdie基準。
なぜならロジック判定はdieだから。
✔ オーバーシュート/ESDストレス → dieも確認
クランプ動作はdie内部。
pinだけ見ていると見逃します。
✔ 基板反射評価 → pinでOKなケースもある
配線インピーダンス評価や反射傾向を見る場合は
pinでも有効。
ただし最終判定はdie確認が前提。
実機NGを防ぐためのチェックリスト
納品前に必ず確認すべきこと。
- 受信側die波形でVIH/VIL成立しているか
- dieクロスポイントが規格内か
- パッケージモデルを有効にしているか
- ODT設定が実機と一致しているか
- SSNを考慮しているか
ここを確認していれば、
「pinではOKだったのに…」は防げます。
FAQ：SI解析におけるpinとdieの疑問
Q1. SI解析では基本的にdieで見ればいいのですか？
最終判断はdieです。
理由は単純で、
ロジック判定をしているのは受信側のdie内部だからです。
- setup/hold確認
- VIH/VIL成立
- クロスポイント評価
これらは必ずdie基準。
ただし、反射傾向や配線品質を見る初期検討段階ではpin観測も有効です。
解析の目的で使い分けるのが正解です。
Q2. pinとdieの波形はどれくらい違うものですか？
速度次第です。
低速（数十MHz）では差はほぼ無視できます。
しかし、
- DDR
- SerDes
- 高速GPIO
になると、パッケージの数nHが効きます。
典型的な差は：
- 立ち上がり遅延
- 振幅減衰
- アンダーシュート増大
- クロスポイントシフト
高速になればなるほど、差は無視できません。
Q3. IBISモデルで“pin”を選ぶと何を見ていることになりますか？
多くのツールでは：
- pin ＝ パッケージ外部端子
- die ＝ I/Oバッファ直前
つまりpin評価は、
パッケージ内部寄生成分を通る前の波形を見ている可能性があります。
モデル定義は必ず確認してください。
ツール任せは危険です。
Q4. 実機NGになりやすいのはどんなケースですか？
典型的なのは：
- パッケージが大きいBGA
- ボンドワイヤ構造
- SSNが大きいバス
- ODT設定違い
- 電源インピーダンスが高い
これらはdie側で波形が崩れやすい。
pinでは見えません。
Q5. すべてdieで見れば安心ですか？
ほぼ正解ですが、盲点があります。
- パッケージモデルが簡易化されている
- IBISが理想的すぎる
- PDNが含まれていない
モデル精度が低いと、dieで見ても外します。
観測点だけでなく、モデル境界の確認も必須です。
Q6. pin評価で問題ないケースはありますか？
あります。
- 低速デジタル
- 立ち上がりが遅い信号
- パッケージ寄生が小さいQFN等
- タイミング余裕が十分ある回路
ただし「最終判定」としてpinのみで完結させるのはおすすめしません。
Q7. 結局、一番安全なやり方は？
シンプルです。
- pinで基板品質確認
- dieで成立性確認
- SSN込みでマージン確認
この3段構え。
これをやれば、
「解析OK → 実機NG」は大幅に減ります。
まとめ
pinは“基板の終端”。
dieは“論理の入口”。
評価基準をどこに置くかで、結果は変わります。
SI解析で最終判断するなら、
見るべきはdie。
pin評価で止めるのは、途中経過を見ているに過ぎません。
私が実機NGを経験してからは、
必ずdie波形でマージン確認しています。
同じ失敗を、もうしないために。
コメント