筆者は基板設計に40年以上携わり、近年はSI解析も担当しています。
本記事は、実際にSI解析OK → 実機評価NGを経験した事例をもとに整理しています。
対象は主に数百MHz以上のクロック／高速信号を想定しています。
なぜ「解析OK」なのに実機NGが起きたのか
事例概要
- 周波数帯：数百MHzクラス
- 立ち上がり時間：約200ps
- 終端：シリーズ終端
- 解析ツール：HyperLynx
- 観測点：pin
解析上は
- オーバーシュート規格内
- 反射小
- セットアップ余裕あり
しかし実機で誤動作発生。
数値で見ると何が起きていたのか
① 反射係数の見落とし
反射係数 Γ はΓ=ZL+Z0ZL−Z0
例えば：
- 伝送線路：50Ω
- 実効負荷：70Ω
Γ=70+5070−50=0.167
→ 約17%反射
pin観測では小さく見えても、
die側ではパッケージ寄生成分でさらに悪化していました。
② 臨界長の誤認識
高速信号では臨界長≈6立ち上がり時間
立ち上がり200psの場合：200ps÷6≈33ps相当の伝搬距離
FR-4上では約30mm前後。
それ以上なら「伝送線路扱い」。
設計長はこれを超えていました。
実務で本当に多い失敗パターン
1. 観測点を間違える（pin OK / die NG）
実機はdieで動作しています。
pinで良好でも、
- ボンドワイヤL
- パッケージ内部寄生
- 内部配線抵抗
で波形が崩れます。
👉 最終判断はdie基準
2. モデル条件が現実と違う
- IBISがtypのみ
- 温度未考慮
- 電源リップル未反映
- 実装容量未反映
解析は「条件の答え」を出すだけ。
3. 層構成の入力ミス
- εr誤入力
- mil/mm単位ミス
- 実製造スタックアップとの差
インピーダンス誤差は即反射誤差。
4. リターンパス未確認
- スリット跨ぎ
- GND分断
- 戻りビア不足
高速信号はループ電流。
問題は信号線よりもリターン側に出ることが多い。
5. 単線評価で安心する
- 同時スイッチング未評価
- クロストーク未評価
- バス最悪条件未評価
実機は多本同時動作。
実務での正しいSI解析フロー
- 層構成を製造仕様と一致させる
- IBISモデルcorner確認（min/max含む）
- 終端位置と値確認
- 電源変動・温度最大で実行
- die観測で評価
- セットアップ／ホールド余裕確認
- 実測と突き合わせ
解析の“適用範囲”
- 数百MHz以上
- 立ち上がり数百ps以下
- 配線長が臨界長を超える場合
低速ロジックでは設計ルール管理で十分な場合もあります。
実体験から得た設計ルール
- マージンは理論値＋10%以上確保
- typ条件だけで判定しない
- 最悪条件で確認
- pinだけで終わらない
FAQ
Q. SI解析は必須ですか？
数百MHz以上では強く推奨。低速では必須とは限らない。
Q. pin観測は無意味？
無意味ではないが、最終判断はdieで行う方が安全。
Q. どれくらいのマージンが必要？
設計思想によるが、最悪条件で余裕確保が基本。
結論
SI解析は「成立確認」ではなく
余裕確認の作業。
波形の見た目ではなく、
- 数値
- 観測点
- 条件
で判断する。
それが量産NGを防ぐ最短ルートです。
コメント