本ページは広告リンクやPRが含まれます

アンダーシュートとは?原因・危険性・対策をSI視点で解説

アンダーシュート トラブル・不具合対策
広告

デジタル信号の波形を見ると、立ち下がり直後に電圧が一瞬 0Vより下に沈み込むことがあります。

この現象が アンダーシュート(Undershoot) です。

例えば次のような状況で問題になります。

  • FPGA入力が不安定になる
  • 信号の誤認識が発生する
  • EMI試験でノイズが増える

多くの場合、その原因は

信号反射(インピーダンス不整合)

です。

この記事では

  • アンダーシュートとは何か
  • オーバーシュートとの違い
  • なぜ危険なのか
  • 基板設計での対策

Signal Integrity(SI)視点で解説します。


アンダーシュートとは

アンダーシュートとは、信号電圧が

0Vよりも一瞬低くなる現象

です。

デジタル信号では通常

High → Low

の立ち下がりエッジで発生します。

波形としては次のようになります。

信号

│ ───────
│ \
│ \__
│ \____

└───────────────
0V

このように、電圧が一瞬 負電圧方向に振れるのが特徴です。


オーバーシュートとの違い

アンダーシュートとオーバーシュートは、どちらも信号反射による現象です。

違いは電圧の方向です。

現象特徴
オーバーシュート電圧が目標値より上に跳ね上がる
アンダーシュート電圧が0Vより下に沈む

つまり

  • 正方向スパイク → オーバーシュート
  • 負方向スパイク → アンダーシュート

です。


アンダーシュートが発生する原因

アンダーシュートの主な原因は

信号反射

です。

配線のインピーダンスが一致していない場合、
信号は境界で反射します。

反射の大きさは次の式で表されます。

Γ = (ZL − Z0) / (ZL + Z0)
  • Z0:配線の特性インピーダンス
  • ZL:負荷インピーダンス

インピーダンスが一致していないと、
信号が反射して電圧スパイクが発生します。

その結果

  • オーバーシュート
  • アンダーシュート
  • リンギング

が現れます。


アンダーシュートが危険な理由

アンダーシュートが問題になる理由は

ESD保護ダイオードの導通です。

多くのIC入力には次のような保護回路があります。

        VDD

─┤│
入力 ────┤ │
─┤│

GND

入力電圧が

GND − 約0.3V

より低くなると、
GND側のESDダイオードが導通します。

これにより

  • 不要な電流が流れる
  • 電源ノイズが増える
  • ICの長期信頼性が低下する

可能性があります。


アンダーシュートはどこまで許容される?

多くのICでは最大定格として

−0.3V

程度が指定されています。

これはデータシートの

Absolute Maximum Ratings

に記載されています。

そのため設計では

この値を超えない波形

にすることが重要です。


アンダーシュートの主な原因

実務で多い原因は次の通りです。

配線が長い

配線が長いと信号反射が大きくなります。


終端がない

終端抵抗がないと反射が戻りやすくなります。


スタブ配線

分岐配線は共振構造になりやすく、
リンギングやアンダーシュートの原因になります。


ドライバが強すぎる

立ち上がり・立ち下がりが速すぎると
高周波成分が増えます。


アンダーシュートの対策

代表的な対策は次の通りです。

ソース終端(ダンピング抵抗)

ドライバ直後に直列抵抗を入れます。

目安

R ≈ Z0 − ドライバ内部抵抗

受信側終端

受信側に特性インピーダンスに合わせた抵抗を入れます。


配線を短くする

最も確実な対策です。


ドライブ強度を下げる

FPGAでは

  • Drive Strength
  • Slew Rate

を調整できる場合があります。


リンギングとの関係

アンダーシュートは単独で発生することもありますが、
多くの場合

リンギングの一部

として現れます。

つまり

  • 最初の電圧スパイク
  • その後の振動

という形で

オーバーシュート

リンギング

アンダーシュート

が現れることがあります。


FAQ:アンダーシュートに関するよくある質問

Q1. アンダーシュートとは何ですか?

アンダーシュートとは、信号電圧が0Vよりも下に一瞬沈み込む現象です。
主にデジタル信号の立ち下がり時に発生し、信号反射やインピーダンス不整合が原因になることが多いです。


Q2. アンダーシュートはどこまで許容されますか?

多くのICでは最大定格として

−0.3V程度

が指定されています。

これはデータシートの Absolute Maximum Ratings に記載されています。
設計では、この値を一瞬でも超えない波形にすることが重要です。


Q3. アンダーシュートが発生する主な原因は何ですか?

主な原因は 信号反射(インピーダンス不整合) です。

特に次のような条件で発生しやすくなります。

  • 配線が長い
  • 終端抵抗がない
  • スタブ配線がある
  • ドライバが強すぎる

Q4. アンダーシュートは低速回路でも発生しますか?

発生します。

重要なのは信号周波数ではなく
信号の立ち上がり・立ち下がり時間です。

エッジが速い信号では、数MHz程度の回路でも
リンギングやアンダーシュートが発生することがあります。


Q5. アンダーシュートとオーバーシュートの違いは何ですか?

両者は信号反射によって発生する現象ですが、電圧の方向が異なります。

現象特徴
オーバーシュート電圧が目標値より上に跳ね上がる
アンダーシュート電圧が0Vより下に沈み込む

つまり

  • 正方向のスパイク → オーバーシュート
  • 負方向のスパイク → アンダーシュート

です。


Q6. アンダーシュートを防ぐにはどうすればよいですか?

代表的な対策は次の通りです。

  • ソース終端(ダンピング抵抗)
  • 受信側終端
  • 配線を短くする
  • ドライブ強度を下げる

これらにより信号反射を抑え、アンダーシュートを小さくできます。


Q7. アンダーシュートは完全に無くす必要がありますか?

必ずしも完全にゼロにする必要はありません。

重要なのは

  • ICの最大定格を超えない
  • ロジック誤認識を起こさない
  • EMI問題を引き起こさない

範囲に収まっていることです。

まとめ

アンダーシュートとは

信号電圧が0Vより下に一瞬沈む現象

です。

主な原因は

インピーダンス不整合による信号反射

です。

そして重要なのは

  • 最大定格を超えない
  • 信号誤認識を起こさない

設計にすることです。

そのためには

  • 適切な終端
  • 配線長の管理
  • ドライバ設定

といった Signal Integrity設計 が重要になります。

コメント

タイトルとURLをコピーしました