「データシート通りに組んだのにノイズが取れない」
「量産直前で起動不良が発覚した」
PMICを使った電源設計では、こうしたトラブルが珍しくありません。
原因の多くは回路ではなくレイアウトにあります。
PMICは複数の電源機能を1チップに統合した便利なICですが、
そのぶんスイッチングノードや高dv/dtラインが集中します。
つまり――
置き方を間違えると、一気にノイズ源になるICでもあるのです。
ここでは、基板設計目線で絶対に押さえるべきポイントを整理します。
スイッチングループは最小化が絶対原則
DC-DC内蔵PMICでは、最重要なのがループ面積の最小化です。
特に以下の経路は最短・最小で構成します。
- ハイサイドFET → インダクタ → 出力コンデンサ → GND → ローサイドFET
- 入力コンデンサ → PMIC VIN → GND
このループが大きいと、
- 放射ノイズ増大
- EMI試験NG
- 近接ADCへの干渉
- Wi-FiやBluetooth感度低下
といった問題を引き起こします。
入力コンデンサはVINピンの真横に。
これは“推奨”ではなく“必須”です。
デカップリングコンデンサは「近い」だけでは足りない
よくある誤解があります。
「ICの近くに置けばいい」
違います。
重要なのは：
- パワーピンとGNDの間を最短で接続
- ビアは直下に配置（最終的にはメーカーのデザインガイドに従う）
- GNDはベタプレーンへ即接続
距離が5mmでも、リターンパスが遠ければ意味がありません。
多層基板なら、
- 上層：部品配置
- 2層目：全面GNDプレーン
この構成が理想です。
パワーGNDとアナログGNDの扱い
PMICには以下が混在します：
- スイッチングGND（大電流）
- アナログGND（リファレンス系）
- デジタル制御GND
これを無造作に共有すると、
- 出力電圧のばらつき
- ADC誤差増大
- 起動不安定
が発生します。
基本方針は：
- GNDプレーンは分断しない
- しかし大電流経路と信号系は物理的に分離
- アナログ信号はスイッチングノードから遠ざける
“分ける”ではなく
**“流れる電流の経路を意識する”**のが正解です。
スイッチングノード（SWピン）は触らない
SWノードは高dv/dtポイントです。
やってはいけないこと：
- 他信号を下層でクロスさせる
- 面積を広く取る
- テストパッドを設ける
SW配線は短く、太く、最小面積で。
ここが広いと、基板全体がアンテナになります。
放熱設計を甘く見ると失敗する
PMICは小型パッケージでも数W消費します。
対策：
- サーマルパッド直下にサーマルビア複数配置
- 内層GNDへ熱拡散
- 周囲に熱を逃がす銅エリア確保
温度上昇は：
- 効率低下
- 電流制限発動
- 長期信頼性低下
につながります。
車載や産業用途では特に要注意です。
電源シーケンス設計をレイアウトで潰さない
PMICは電源立ち上げ順序を制御します。
しかし、
- ENピン配線が長い
- ノイズが乗る
- GNDリターンが不適切
これだけでシーケンスが崩れます。
デジタル制御線は：
- スイッチングエリアから離す
- プルアップ抵抗は近接配置
- リターン経路を明確にする
データシートの「推奨レイアウト」は守る
設計者がやりがちなミス。
「スペースの都合で少し変える」
これでトラブルになります。
メーカーが公開する：
- リファレンスデザイン
- 評価ボードレイアウト
- アプリケーションノート
は、ノイズ評価済みの形です。
まずは忠実にトレースすること。
そこから最適化するのが安全です。
PMIC基板設計でよくある失敗例
- 入力コンデンサが遠い
- SWノードが広い
- アナログ線がスイッチング直下を通る
- GND分断でリターンが遠回り
- 放熱ビア不足
「回路は正しいのに動かない」
その原因の8割はレイアウトです。
FAQ：PMIC基板設計でよくある疑問
Q1. PMICの入力コンデンサはどれくらい近づけるべきですか？
答え：可能な限り“真横”。理想は同一面・最短配線。
VINピンとGNDピンを結ぶループを最小化するのが目的です。
距離の目安は「mm単位で最短」。
5mm離れるだけで、スイッチング電流のループ面積が増え、
EMIとリップルが悪化します。
特に高速スイッチング（1MHz以上）では妥協不可です。
Q2. パワーGNDとアナログGNDは分離すべきですか？
原則：プレーンは分断しない。電流経路を分ける。
物理的に分断するとリターンが遠回りし、逆効果になります。
重要なのは：
- 大電流経路を限定する
- アナログ信号をその経路に近づけない
- スター接続ではなく“電流を読んで配置”
GNDは“分ける”より“流れを制御する”発想が重要です。
Q3. SWノードの銅箔は広い方が放熱に有利ですか？
いいえ。基本は最小面積です。
SWノードは高dv/dtポイント。
広げるとアンテナになります。
放熱は：
- サーマルパッド
- 内層GND拡散
- ビア増設
で行うべきで、SWを広げるのは危険です。
Q4. データシートの推奨レイアウトから変更しても大丈夫ですか？
原則NG。変更は“最後の手段”。
メーカーの評価ボードは、
- EMI評価済み
- 温度評価済み
- 安定性確認済み
です。
どうしても変更するなら：
- ループ面積比較
- リターン経路確認
- 電流密度チェック
を必ず行うべきです。
Q5. EMI試験で不合格になった場合、最初に疑うべきポイントは？
優先順位は以下です：
- 入力コンデンサ位置
- SWノード面積
- GNDプレーン分断
- ループ面積
- シールド不足
回路を疑う前に、レイアウトを疑うべきです。
Q6. 2層基板でもPMICは使えますか？
可能ですが難易度は上がります。
2層の場合：
- 片面をできる限りGNDベタ
- 電源ループを極小化
- ビアで疑似プレーン形成
ノイズ設計の自由度は大きく下がります。
可能なら4層以上を推奨します。
Q7. 放熱設計はどの段階で検討すべきですか？
回路設計段階から。
レイアウト後に「温度が高い」は手遅れです。
- 消費電力計算
- θJA確認
- 銅面積見積り
- サーマルビア設計
これを事前にやるかどうかで信頼性が変わります。
Q8. PMIC選定で基板設計者が確認すべき項目は？
- パッケージ（QFN / BGA）
- サーマルパッド有無
- スイッチング周波数
- 内蔵FET電流容量
- 必要外付け部品数
- 推奨レイアウト難易度
回路屋任せにせず、
“実装できるか”を基板側も必ず確認すべきです。
まとめ
PMICは便利なICですが、
レイアウト次第で性能が激変します。
重要なのは：
- ループ最小化
- リターンパス意識
- SWノード隔離
- 放熱確保
- 推奨レイアウト遵守
機能理解よりも、
“電流がどこを流れるかを想像する力”が設計品質を決めます。
PMICを使うなら、回路設計と同じくらい
基板設計に時間を割くべきです。
コメント